Dizajn i raspored PCB-a proces je prevođenja električne sheme u fizičku ploču — postavljanje komponenti, usmjeravanje bakrenih tragova, definiranje skupova slojeva i pripremanje proizvodnih datoteka. Kvaliteta ovog prijevoda određuje hoće li ploča raditi na prvoj izgradnji ili provodi tjedne u ciklusima ispravljanja pogrešaka. Loše odluke o rasporedu - neadekvatni razmaci, pogrešne impedancije tragova, nekontrolirani povratni putovi - uzrokuju kvarove koje nikakav izbor komponenti ne može popraviti.
Strukturirani slijed izgleda sprječava većinu ovih problema. Standardni tijek rada je: definirajte obris ploče i slaganje slojeva → prvo postavite komponente velike brzine i snage → usmjerite kritične mreže (sat, diferencijalni parovi, energetske ravnine) → usmjerite tragove sekundarnog signala → pokrenite provjere pravila dizajna (DRC) → generirajte Gerber i bušiti datoteke. Prelazak ravno na usmjeravanje bez dovršetka postavljanja najčešći je uzrok prerade.
Za bilo koju ploču koja prenosi signale iznad 100 MHz, tragovi kontrolirane impedancije se ne mogu pregovarati. Standardni skup od 4 sloja — signal/uzemljenje/napajanje/signal — pruža čvrstu referentnu ravninu ispod svih slojeva usmjeravanja, održavajući impedanciju traga predvidljivom. Ciljani 50Ω za jednostrane tragove i 100Ω diferencijal za većinu digitalnih sučelja (USB, HDMI, PCIe). Širina traga za mikrotraku od 50 Ω na FR-4 s dielektrikom od 0,2 mm je približno 0,38 mm — ali uvijek potvrdite podacima o skupu vašeg proizvođača, budući da se debljina dielektrika i Dk (dielektrična konstanta) razlikuju od dobavljača do dobavljača.
Položaj potiče učinkovitost usmjeravanja i integritet signala. Ključna pravila koja smanjuju ponavljanje izgleda:
Pravi softver za dizajn PCB ploča ovisi o veličini tima, složenosti ploče i proračunu. Svi moderni EDA alati dijele zajednički tijek rada — shematsko snimanje → popis mreža → PCB raspored → DRC → proizvodni izlaz - ali se značajno razlikuju u mogućnostima usmjeravanja, kvaliteti biblioteke, značajkama suradnje i integraciji simulacije.
| softver | Ciljni korisnik | Maksimalni slojevi | Simulacija | trošak |
|---|---|---|---|---|
| Altium Dizajner | Profesionalni timovi | 32 | SI, PI, toplinski | $$$$ |
| KiCad | Tvorci, startupi | 32 | Osnovni ZAČIN | besplatno |
| Orao (Fusion 360) | Hobisti, mali timovi | 16 | ograničeno | besplatno–$$ |
| OrCAD / kadenca | Poduzeće / zrakoplovstvo | 40 | Cijeli SI/PI paket | $$$$ |
| EasyEDA / LCEDA | Prototip, prvi u oblaku | 16 | Nijedan | besplatno–$ |
Za profesionalne hardverske timove, Altium Dizajner ostaje mjerilo u industriji za dizajn ploča velike gustoće i brzine — njegov interaktivni usmjerivač, upravljanje diferencijalnim parovima i izvorna 3D MCAD integracija opravdavaju trošak za složene projekte. KiCad 7 znatno je smanjio jaz za ploče od 4–8 slojeva i sada je zadana za hardver otvorenog koda. Timovi kojima je prioritet suradnja u oblaku i izravna fab integracija sve više koriste EasyEDA uparen s JLCPCB za brze cikluse izrade prototipova ispod 72 sata.
Shematski dijagram za PCB je logičan prikaz elektroničkog sklopa — definira svaku komponentu, svaku električnu vezu i svaku referentnu oznaku, ali ne sadrži informacije o fizičkom položaju. Shema je ugovor između dizajnera strujnog kruga i inženjera rasporeda: svaka mreža na shemi mora biti ispravno izvedena u bakru na ploči, bez nenamjernih spojeva i onih koji nedostaju.
Dijagram kruga PCB ploče slijedi standardne konvencije koje ga čine čitljivim u svim timovima i softverskim platformama:
Provjere električnih pravila (ERC) u alatu za sheme otkrivaju većinu pogrešaka u ožičenju prije nego što dizajn dođe do rasporeda — nepovezani pinovi, pinovi koje pokreću višestruki izvori, sukobi napajanja. Obavezno je pokretanje ERC-a na nulu prije izvoza popisa mreža; izgled ne može popraviti shematsku grešku.
PCB via u jastučiću postavlja prolazni otvor ili slijepi via izravno unutar SMD priključka komponente, umjesto usmjeravanja kratkog traga od jastučića do obližnjeg via. Ova se tehnika primarno koristi s BGA-ovima s finim korakom (paketi s kuglastim rešetkastim nizom), QFN-ovima i drugim komponentama kod kojih je razmak između jastučića preuzak za usmjeravanje izlaznog traga uz jastučić.
Usmjeravanje kratkog traga pasa od BGA podloge do priključka uvodi induktivitet i može stvoriti dio koji reflektira visokofrekventne signale. Via in pad u potpunosti uklanja ovaj trag, smanjenje parazitske induktivnosti za 30–50% u usporedbi s tragom bijega pseće noge od 0,5 mm. Za DDR5, PCIe Gen 4/5 i 10GbE sučelja koja rade iznad 8 GT/s, ova razlika je mjerljiva u margini očnog dijagrama.
Via in jastučić također omogućuje uže BGA izlazno rutiranje — BGA s korakom od 0,65 mm ima samo ~0,25 mm između rubova jastučića, što ne može primiti standardni via pored jastučića bez kršenja pravila o minimalnom prstenastom prstenu i razmaku. Via in jastučić je jedina održiva strategija bijega za pakete ispod 0,5 mm koraka.
Via in jastučić zahtijeva poseban tretman izrade koji povećava troškove. Cijev mora biti ispunjen vodljivim ili nevodljivim epoksidom i zatvoren (prekriven) prije nanošenja maske za lemljenje. Bez punjenja, fitilj za lemljenje se spušta kroz cijev tijekom reflowa, izgladnjujući spoj i uzrokujući povremeni kontakt ili oslobađanje šupljina. Izričito navedite "preko ploče s poklopcem za punjenje" u svojim fab bilješkama — to nije zadani postupak. Očekujte 15–25% više troškova izrade za via-in-pad ploče u odnosu na standardne vias.
Mapa termalne vruće točke PCB-a vizualna je analiza distribucije topline — generirana simulacijom prije izrade ili mjerenjem infracrvenom (IR) kamerom na živoj ploči — koja pokazuje koja područja PCB-a prelaze sigurne radne temperature. Vruće točke uzrokuju ubrzano starenje komponenti, zamor lemljenih spojeva i izravno toplinsko isključivanje u IC-ovima za upravljanje napajanjem, MOSFET-ovima i linearnim regulatorima.
Moderni softver za projektiranje PCB-a s toplinskom simulacijom (Ansys Icepak, Cadence Celsius, Altiumov integrirani termalni solver) generira mape vrućih točaka primjenom vrijednosti disipacije snage na svaku komponentu i rješavanjem jednadžbe provođenja topline na cijeloj ploči. Potrebni unosi uključuju komponentu theta-JB (toplinski otpor spoja na ploču), pokrivenost bakrenim izljevom, gustoću otvora i temperaturu okoline plus uvjete protoka zraka. Ploče s gustoćom snage iznad 5 W/cm² gotovo uvijek zahtijevaju simulaciju prije prve izrade — prerada toplinskih problema nakon izrade je skupa i ponekad nemoguća bez ponovnog okretanja ploče.
Za ugrađene ploče, FLIR ili slična srednjovalna IR kamera u razlučivosti 320 × 240 ili boljoj može razriješiti vruće točke do pojedinačnih QFN jastučića kada se koristi na ispravnoj radnoj udaljenosti. Pustite ploču pri punom nazivnom opterećenju najmanje 10 minuta prije snimanja termalnih slika — površinskim temperaturama potrebno je nekoliko minuta da postignu stabilno stanje, a rana očitanja podcjenjuju vršne temperature spojeva. Bilo koja površinska temperatura iznad 85°C u standardnim uvjetima okoline nalog za istragu; mnoge komponente potrošačke klase ocijenjene su na temperaturu kućišta od 85°C, što znači da je unutarnja temperatura spoja već blizu ili iznad granice.
Nakon što se identificiraju vruće točke, ispravci na razini izgleda najučinkovitije su rješenje:
Poznavanje načina rješavanja problema s PCB-om učinkovito odvaja inženjere koji zatvaraju petlje za otklanjanje pogrešaka u satima od onih koji provode dane nasumično mijenjajući komponente. Ključ je slijediti metodu strukturirane izolacije, a ne nagađati — većina PCB grešaka je lokalizirana na jedan funkcionalni blok, a sustavno mjerenje brzo sužava domenu greške.
Prije uključivanja napajanja na novu ili sumnjivu ploču, pregledajte vizualno i multimetrom. Provjerite lemljene mostove na IC-ovima finog koraka (10× lupa ili digitalni mikroskop na 40× otkrivaju mostove nevidljive golim okom), provjerite komponente osjetljive na polaritet (elektrolitičke kape, diode, ICs s asimetričnim pinoutima) i izmjerite otpor između tračnica za napajanje i uzemljenje. Otpor ispod 10 Ω na glavnoj opskrbnoj tračnici prije uključivanja ukazuje na kratki spoj — primjenom napona na kratko spojenu ploču postoji opasnost od spaljivanja tragova i uništavanja komponenti.
Pokrenite tračnice napajanja redom, počevši od glavnog ulaza i prolazeći kroz svaki izlaz regulatora. Provjerite napon na izlaznom pinu regulatora, zatim na pinu napajanja IC — pad napona između ove dvije točke ukazuje na trag otpora ili prolaz s lošom oplaticom. Osciloskopom provjerite valovitost na svakoj tračnici (spoj izmjenične struje, ograničenje propusnosti od 20 MHz); mreškanje prekoračenje 50 mV od vrha do vrha na digitalnoj opskrbi može uzrokovati logičke pogreške koje oponašaju greške u firmveru.
Podijelite ploču u funkcionalne blokove — napajanje, MCU, komunikacije, periferne jedinice — i testirajte svaki zasebno gdje je to moguće. Za MCU koji se ne uspije pokrenuti, prvo potvrdite da kristalni oscilator radi (mjerite na XTAL pinu s opsegom; ravan signal znači da nema oscilacija), zatim provjerite otpušta li se pin za resetiranje ispravno, zatim provjerite SWD/JTAG sučelje za otklanjanje pogrešaka. Logički analizator na sabirnici pomaže u razlikovanju problema s firmverom i kvarova hardvera — ako su prisutni važeći SPI takt i MOSI signali, ali je MISO tih, greška je nizvodno od MCU-a.